确保电磁兼容测试首次测试成功关键是PCB的EMC设计

上文介绍了根据频率或速度分类，功能和类型也可用作分类标准，将在本文的其余部分讨论将采取的详细措施。

EMC的PCB设计规则
      由于已经挖掘出要求损坏电路EMC性能的干扰源，因此应针对这些来源制定相应的EMC关注设计规则。以下是实现EMC成功的PCB设计规则。

1、表面布局
      必须考虑PCB尺寸，对于尺寸特别大的电路板，跟踪必须走得很远，阻抗增加，抗噪声能力降低，制造成本上升，对于具有极小尺寸的电路板，会导致散热问题，并且相邻走线之间会发生串扰。推荐的PCB尺寸为矩形，长度和宽度之比为3：2或4：3。此外，当电路板尺寸超过200mm * 150mm时，应考虑通过电路板取出的机械强度。因此，了解PCB制造商的电路板尺寸限制非常重要，例如，PCBCart可以在小6 * 6mm和大600 * 700mm的范围内印刷电路板。检查其定制PCB制造 能力更多细节。

a、对于组件布局设计，应仔细考虑分区，数字电路，模拟电路和噪声源应独立放置在板上，高频电路应与低频电路隔离。此外，应注意信号强弱信号和信号传输方向问题的元件分布。

C、 布局应以每个功能电路中的核心部件为中心，以确保部件沿同一方向整齐紧凑地定位。为了阻止形成信号之间的耦合，容易受到干扰影响的部件不应该是相邻的。

d、敏感信号组件应远离电源，高功率设备和敏感信号线绝不允许穿过高功率设备。热敏元件的位置应远离热装置，而温度敏感元件应位于温度低的区域。

e、即应在具有高电位差的元件之间扩大距离，以避免发生短路的可能性。此外，大功率组件应尽量安排在测试中无法触摸的地方并进行绝缘保护。

F、通孔将带来0.5pF的分布电容，因此通孔的减少有利于提高运行速度。

2、组件布局
      与分立元件相比，IC元件由于其优良的封装，较少的焊点和较低的失效率等优点而应该得到优先选择，此外应选择信号斜率相对较慢的器件，以便减少信号产生的高频部分。
a、表面贴装器件的应用可以减少跟踪长度，同时降低阻抗并改善EMC。
b、组件应基于相同的分类定位。不兼容的组件应独立放置，以确保组件不会在空间中相互干扰。

C、重量超过15g的部件在通过支撑固定之前不应进行焊接。大型和重型并产生大量热量的部件不应在船上组装; 相反，它们应该组装在成品盒的底板上。此外，必须保证散热，并且热敏元件应远离产生热量的元件。
d、对于可调节元件，如电位器，可调电感线圈，可变电容器和微动开关，应考虑整个系统的结构要求。如果需要进行内部调整，则应将这些组件放置在电路板上，如果需要进行外部调整，则应将它们放置在与机器板兼容的位置。

3、路由设计常规路由规则符合以下顺序：

除了一般的路由规则，一些细节永远不应该被忽略：
      为了大限度地减少辐射干扰，应采用内层定义为电源层和接地层的多层PCB，这样可以减少电源电路阻抗，并且可以在信号线产生均匀接地平面的情况下停止公共阻抗噪声。它通过改善信号线和接地平面之间的分布电容来起到阻止辐射的关键作用。

a、 电源线，接地线和电路板上的走线应保持高频信号的低阻抗，当频率保持很高时，电源线，接地线和电路板走线都成为负责接收和发送干扰的小天线。
b、为了消除这种干扰，与添加滤波电容相比，降低电源线，接地线和电路板走线所具有的高频阻抗更为重要。因此，电路板上的走线应短而粗，均匀排列。
C、电源线，接地线和印刷线应适当布置，使其短而直，以大限度地减少信号线和返回线形成的环路面积。
d、时钟发生器应尽可能靠近时钟设备。

e、石英晶体振荡器外壳应接地。
F、时钟域应由接地线包围，时钟线应尽可能短。
G、对于电路板，应采用角度为45°而不是90°的虚线来减少高频信号的传输和耦合。
H、单层PCB和双层PCB应采用单点电源连接和单点接地连接。电源线和接地线应尽可能厚。

i、I / O驱动电路应靠近电路板边缘的连接器。
j、学家 关键线应尽量厚，并应在两侧增加保护接地。高速线应该短而直。
ķ、元件引脚应尽可能短，特别适用于去耦电容，利用无引脚的安装电容。
l、湖 对于A / D组件，不得越过数字部分和模拟部分的接地线。

m、米时钟，总线和芯片选择信号应远离I / O线和连接器。 
ñ、模拟电压输入线，参考电压端应远离数字电路信号线，尤其是时钟。
O、当时钟线垂直于I / O线而不是与I / O线平行时，干扰较小。此外，时钟组件引脚应远离I / O电缆。

p、绝不能将跟踪布置在石英晶体或对噪声敏感的器件下。
Q、绝不应在弱信号电路或低频电路周围产生电流环。
r、任何信号都不应该产生循环，如果必须安排一个循环，它应该尽可能小。

4、跟踪路由
a、应对具有相同输出但方向相反的电流信号进行并联布局，以消除磁干扰。
b、应尽量减少印刷引线的不连续性。例如，引线宽度不应经过突然变化，引线拐角超过90°。
C、EMI倾向于由时钟信号线产生，并且时钟信号线应该在路由过程中接近接地回路。
d、总线驱动器应该在要驱动的总线旁边。当电线远离PCB时，驱动器应放在连接器旁边。

e、即由于时钟引线的信号线，行驱动器或总线驱动器通常承载大的瞬态电流，因此印刷引线应尽可能短，对于分立元件，印刷引线宽度可达约1.5mm。然而，对于IC，印刷引线的宽度应在0.2mm至1.0mm之间。
F、应避免在热设备或大电流流过的引线周围使用大面积铜箔，否则如果产品长时间保留在热环境中，可能会导致铜箔膨胀或掉落等问题。如果必须使用大面积铜箔，好利用网格，这有利于消除由于铜箔和基板之间的热粘附而产生的逸出气体。
G、焊盘中心的通孔应适当大于元件引脚的孔径。如果焊盘太大，则往往会产生干焊。

5、电源设计
不适当的电源设计会导致产生大量噪音，终会降低产品的性能，导致功率不稳定的两个主要因素：
1：在高速开关状态下，瞬态交流电流过大;
2：电流返回时存在电感。
因此，在PCB设计中应充分考虑电源的完整性，除此之外还应遵守以下规则。

a、功率解耦滤波设计
      在IC芯片电源的两个端子处桥接具有0.01μF至0.1μF电容的去耦电容器可以显着降低电路板上的噪声和浪涌电流。满足电流补偿后，去耦电容越低越好。由于其低引线电感，应优化使用安装电容器。过滤功率的有效方法在于交流电源线的滤波器布置。为防止引线相互耦合或发生环路，滤波器的输入和输出线应从电路板的两侧引出，引线应尽可能短。

b、电源保护设计
      电源保护设计包括过流保护，欠压报警，软启动和过压保护，通过熔断器的应用，可以在PCB的电源部分实现过流保护。为了防止熔丝在熔化过程中影响其他模块，还应设计输入电压以保持电容。为了防止意外损坏元件的过电压，应通过配电线路和地电位之间的放电管和压敏电阻等保护装置建立相同的电位，以实现过压保护。

6、地面设计

      对于具有电位基点的等效电位的器件，地线具有不同的潜力。当使用仪表测量地线上的点之间的电位时，可以观察到相对较大的区别，这终会在电路工作时引起误差。地线导致EMI的主要原因在于地线上的阻抗。当电流流过地线时，会产生电压，实际上是地噪声。在这种电压的驱动下，将引起接地线上的回路电流，此后产生接地回路干扰。如果两个电路通常使用相同的地线，则会发生公共阻抗耦合。

接地回路干扰解决方案包括接地回路切割，接地回路阻抗增加和平衡电路的应用。消除公共阻抗耦合的方法在于公共地线或并联单点接地的阻抗减小。地线设计的具体规则如下。

a、数字地和模拟地之间的分离
      如果电路板上都有模拟电路和线性电路，它们应相互隔离，低频电路应更多地依赖于单点并联接地。当在实际布线过程中出现故障时，可以在并联接地之前部分地实现串联接地。高频电路往往依赖于多点串联接地，接地线应短而粗。网格状铜箔应大量应用于高频元件周围。

b、地线应尽可能厚
     接地线应尽可能厚，以便电流比PCB允许电流大两倍，以增加抗噪声能力，如果采用铜浇注制作接地线，应避免死铜。此外，具有类似功能的铜应通过粗引线相互连接，以便在降低噪声的同时确保接地线的质量。

C、由地线形成的闭环电路
对于仅包含数字电路的电路板，通过将接地电路设计成圆形环路，可以增加抗噪声能力。

环测威检测是一家专业从事电磁兼容测试、fcc认证、无线产品测试的第三方检测公司，相关产品测试问题可在线咨询工程师！

认证电话：4008-707-283

阅读本文的人还阅读了：